Français

Choisir la langue

EnglishRepublika e ShqipërisëالعربيةGaeilgeEesti VabariikEuskeraБеларусьБългарски езикíslenskapolskiAfrikaansDanskDeutschрусскийFrançaisPilipinoSuomiҚазақша한국의NederlandČeštinaHrvatskaLatviešulietuviųromânescMelayuMaoriবাংলা ভাষারမြန်မာKongeriketPortuguêsپښتوSvenskaCрпскиසිංහලSlovenskáSlovenijaภาษาไทยTürk diliاردوУкраїнаO'zbekespañolעִבְרִיתΕλλάδαMagyarországItaliaIndonesiaTiếng Việt

Catégories

  1. Circuits intégrés (ci)

    Circuits intégrés (ci)

  2. Produits semi-conducteurs discrets
  3. Condensateurs
  4. RF / IF et RFID
  5. Résistances
  6. Capteurs, transducteurs

    Capteurs, transducteurs

  7. Relais
  8. Alimentations - Board Mount
  9. Isolateurs
  10. Bobines, bobines, bobines d’arrêt
  11. Connecteurs, interconnexions

    Connecteurs, interconnexions

  12. Protection des circuits
Accueil > Message > Les FPGA FD-SOI obtiennent l'interfaçage PCIE et LPDDR4

Message

Les FPGA FD-SOI obtiennent l'interfaçage PCIE et LPDDR4

Machxo5t-nx, comme on les appelle, convient à «un ensemble de conceptions de fonctions de contrôle pour le réseautage d'entreprise, la vision industrielle et l'IoT industriel», a-t-il déclaré.

Lattice Nexus fpga FD SoI transistorIls sont construits en utilisant le processus FDSOI de l'entreprise (Image Right), ce qui peut réduire considérablement les erreurs douces du rayonnement par rapport aux CMO en vrac car il y a moins de volume de semi-conducteur (orange) avec un accès aux transistors en whicg spall datries peut être généré,

Jusqu'à 7,2mbitons de mémoire est inclus, jusqu'à 55 Mbit de flash utilisateur et jusqu'à 96 000 cellules logiques (voir le tableau ci-dessous).



Il y a jusqu'à 291 à usage général iOS «qui prennent en charge la configuration IO précoce et fournissent des fonctionnalités supplémentaires telles que 1,25 gbit / s SgMII, le taux de balayage à la baisse et programmable par défaut», a déclaré Lattice.

Plusieurs tensions IO sont prises en charge (1, 1,2, 1,5, 1,8, 2,5 et 3,3 V) et il y a des interfaces LVD et MIPI.

Fonction d'interfaçage PCIE et LPDDR4 sur les deux plus grands (53k et 96k cellule) des trois appareils annoncés.

Pour la protection de la propriété intellectuelle, il y a du multi-boot avec un cryptage de flux binaire (AES256) et de l'authentification (ECC256).

L'emballage est de 17 x 17 mm avec une hauteur de 0,8 mm, et il y a une option 14 x 14 mm pour la version plus petite (cellule 25K).

Machxo5-nx Machxo5t-nx
Appareil LFMXO5-25 LFMXO5-55T LFMXO5-100T
Cellules logiques 25K 53k 96K
blocs de mémoire intégrés 80 (x18kbit) 166 208
Mémoire intégrée 1440kbit 2988 3744
Ram distribué 184kbit 320 639
Grands blocs de mémoire 1 5 7
Grands bits de mémoire 512kbit 2560 3584
Multipliers 18 × 18 20 146 156
Blocs ADC 2 2 2
Oscillateur 450 MHz 1 1 1
Oscillateur 128 kHz 1 1 1
PCIe Gen2 Hard IP 0 1 1
Gpll 2 4 4
Flash utilisateur (sans initialisation) 15mbitons 79 79

Les sources de réseau varient sur certains des nombres utilisés dans l'article et le tableau ci-dessus (la vérification des faits est en cours), alors vérifiez-les par vous-même si elles sont importantes pour vous.